研究開発センター

ガラスをコア材として用いた次世代基板技術です。ガラスは樹脂基板と比較して優れた寸法安定性や低誘電特性を有しており、微細配線や高周波信号伝送に適しています。当社では、ガラスコア上への高密度配線形成や多層化技術の開発に取り組んでいます。

今後、AIサーバや高性能コンピューティング（HPC）向けパッケージでは、大型チップレットや高帯域メモリ（HBM）の搭載が進みます。ガラス基板はこれらの高度なシステムを支える基盤技術として期待されており、当社は高精度な積層・接続技術の確立を通じて次世代半導体パッケージの実現に貢献していきます。

受動部品や半導体デバイスを基板内部に埋め込むことで、小型化、高機能化、高信頼性を実現する技術です。部品実装面積を削減できるだけでなく、電気特性の向上や配線長短縮による高速化にも寄与します。

将来的には、チップレットや光電融合モジュールに必要となる電源回路や信号制御回路を基板内部へ集積することで、さらなる高性能化が期待されています。当社は高密度配線技術と融合し、次世代パッケージの高集積化に向けた開発を推進しています。

複数の機能チップを高密度に接続し、一つのシステムとして動作させる先進パッケージング技術です。CPU、GPU、メモリ、アクセラレータなどを個別に最適化して組み合わせることで、性能向上と開発効率向上を両立できます。

チップレット技術はAIやデータセンター向け半導体の中核技術として注目されており、将来的にはガラス基板による高精度インターポーザや光電融合技術との連携が不可欠になります。当社は高密度基板技術や接続技術を活かし、次世代チップレット実装ソリューションの実現に取り組んでいます。

電気信号と光信号を一体的に扱うことで、高速・大容量通信と低消費電力を両立する技術です。従来の電気配線だけでは対応が難しい高速データ伝送に対し、光配線を活用することで通信ボトルネックの解消が期待されています。

AIサーバやデータセンターではデータ量の急増により光電融合技術の重要性が高まっています。当社では、光デバイスと半導体パッケージを高精度に接続する実装技術の開発を進め、ガラス基板やチップレット技術との融合による次世代コンピューティングプラットフォームの実現を目指しています。

従来のウェハー単位ではなく、大型パネル単位で半導体パッケージを製造する技術です。生産性向上やコスト低減に加え、大型・高集積パッケージへの対応が可能となります。

チップレットの普及に伴い、複数チップを搭載した大型パッケージの需要が拡大しています。当社はPLP技術を活用し、高精度かつ高効率なパッケージ製造技術の開発を進めることで、次世代半導体市場のニーズに応えていきます。

微細配線や狭ピッチ接続技術を活用し、多数のデバイスや機能を限られた領域に集積する技術です。小型化と高性能化を両立するための基盤技術として、半導体パッケージや電子機器の進化を支えています。

ガラス基板、チップレット、光電融合などの次世代実装では、これまで以上に高精度な位置合わせや微細接続が求められます。当社は長年培った高密度実装技術を中核として、次世代半導体パッケージの高性能化・高機能化に挑戦しています。